

IZRADA LOGIČKIH SKLOPOVA TEMELJENIH NA MEMRISTORIMA

Lupić, Sanja

Undergraduate thesis / Završni rad

2021

Degree Grantor / Ustanova koja je dodijelila akademski / stručni stupanj: Josip Juraj Strossmayer University of Osijek, Faculty of Electrical Engineering, Computer Science and Information Technology Osijek / Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek

Permanent link / Trajna poveznica: <https://urn.nsk.hr/urn:nbn:hr:200:803535>

Rights / Prava: [In copyright/Zaštićeno autorskim pravom.](#)

*Download date / Datum preuzimanja: **2024-05-07***

Repository / Repozitorij:

[Faculty of Electrical Engineering, Computer Science
and Information Technology Osijek](#)



**SVEUČILIŠTE JOSIPA JURJA STROSSMAYERA U OSIJEKU
FAKULTET ELEKTROTEHNIKE RAČUNARSTVA I
INFORMACIJSKIH TEHNOLOGIJA OSIJEK**

Preddiplomski sveučilišni studij Elektrotehnika i informacijska tehnologija

**IZRADA LOGIČKIH SKLOPOVA TEMELJENIH NA
MEMRISTORIMA**

Završni rad

Sanja Lopić

Osijek, 2021.

**FERIT**FAKULTET ELEKTROTEHNIKE, RAČUNARSTVA
I INFORMACIJSKIH TEHNOLOGIJA OSIJEK**Obrazac Z1P - Obrazac za ocjenu završnog rada na preddiplomskom sveučilišnom studiju****Osijek, 17.09.2021.****Odboru za završne i diplomske ispite****Prijedlog ocjene završnog rada na
preddiplomskom sveučilišnom studiju**

Ime i prezime studenta:	Sanja Lapić
Studij, smjer:	Preddiplomski sveučilišni studij Elektrotehnika i informacijska tehnologija
Mat. br. studenta, godina upisa:	4543, 24.07.2018.
OIB studenta:	62941773445
Mentor:	Izv.prof.dr.sc. Tomislav Matić
Sumentor:	
Sumentor iz tvrtke:	
Naslov završnog rada:	Izrada logičkih sklopova temeljenih na memristorima
Znanstvena grana rada:	Elektronika (zn. polje elektrotehnika)
Predložena ocjena završnog rada:	Vrlo dobar (4)
Kratko obrazloženje ocjene prema Kriterijima za ocjenjivanje završnih i diplomskih radova:	Primjena znanja stečenih na fakultetu: 2 bod/boda Postignuti rezultati u odnosu na složenost zadatka: 2 bod/boda Jasnoća pismenog izražavanja: 2 bod/boda Razina samostalnosti: 2 razina
Datum prijedloga ocjene mentora:	17.09.2021.
Datum potvrde ocjene Odbora:	22.09.2021.

Potpis mentora za predaju konačne verzije rada u Studentsku službu pri završetku studija:

Potpis:

Datum:



FERIT

FAKULTET ELEKTROTEHNIKE, RAČUNARSTVA
I INFORMACIJSKIH TEHNOLOGIJA OSJEK

IZJAVA O ORIGINALNOSTI RADA

Osijek, 23.09.2021.

Ime i prezime studenta:	Sanja Lapić
Studij:	Preddiplomski sveučilišni studij Elektrotehnika i informacijska tehnologija
Mat. br. studenta, godina upisa:	4543, 24.07.2018.
Turnitin podudaranje [%]:	15

Ovom izjavom izjavljujem da je rad pod nazivom: **Izrada logičkih sklopova temeljenih na memristorima**

izrađen pod vodstvom mentora Izv.prof.dr.sc. Tomislav Matić

i sumentora

moj vlastiti rad i prema mom najboljem znanju ne sadrži prethodno objavljene ili neobjavljene pisane materijale drugih osoba, osim onih koji su izričito priznati navođenjem literature i drugih izvora informacija.

Izjavljujem da je intelektualni sadržaj navedenog rada proizvod mog vlastitog rada, osim u onom dijelu za koji mi je bila potrebna pomoć mentora, sumentora i drugih osoba, a što je izričito navedeno u radu.

Potpis studenta:

Sadržaj

1.	UVOD.....	3
1.1	Zadatak završnog rada.....	3
2.	MEMRISTOR	4
2.1.	Načelo rada memristora	4
2.3.	Model memristora	7
2.4.	I-U karakteristika memristora	8
2.4.	Primjena memristora.....	9
3.	LOGIČKI SKLOPOVI U IZVEDBI S MEMRISTORIMA.....	9
3.1.	NOT logički sklop.....	9
3.2.	AND logički sklop	10
3.3.	NAND logički sklop	12
3.4.	OR logički sklop	13
3.5.	NOR logički sklop	14
4.	REZULTATI SIMULACIJE LOGIČKIH SKLOPOVA TEMELJENIH NA MEMRISTORIMA.....	15
4.1.	Simulacija NOT logičkog sklopa.....	16
4.2.	Simulacija AND logičkog sklopa	17
4.3.	Simulacija NAND logičkog sklopa.....	18
4.4.	Simulacija OR logičkog sklopa.....	19
4.5.	Simulacija NOR logičkog sklopa.....	20
	ZAKLJUČAK	21
	LITERATURA	22
	PRILOZI	23
	SAŽETAK	25
	ŽIVOTOPIS	26

1. UVOD

Ovim završnim radom opisana je izrada logičkih sklopova temeljenih na memristorima. Opisana su načela rada, definicija memristora, fizički model i I-U karakteristika memristora. Simulacija za logičke sklopove je odrđena u LTspice programu u kojemu su dostupni modeli memristora.

Memristor prvi put spominje teoretičar električnih krugova i profesor Leon Chua, 1971. godine u svom djelu kojeg spominje kao četvrti element određenog strujnog kruga. Prvi memristor je napravljen u HP-ovom laboratoriju 2008. godine, kada je potvrđena i teorija pod nadzorom Richard Stanley Williamsa.

Memristor kao elektronička komponenta povezuje magnetski tok i električni naboј. Izrađen je od titanijevog dioksida (TiO_2), a podijeljen je na dva dijela: zasićeni i ne zasićeni. Primjenjuje se u memoriji, zbog mogućnosti čuvanja podataka u neograničenom vremenu, bez potrebnog dodatnog napajanja.

U poglavlju „MEMRISTOR KAO OSNOVNI DIO LOGIČKIH SKLOPOVA“ objašnjena su njegova svojstva i primjena u logičkim sklopovima, kao i objašnjenje samih logičkih sklopova. Nakon teorijskog dijela u poglavlju „REZULTATI SIMULACIJE LOGIČKIH SKLOPOVA TEMELJENIH NA MEMRISTORIMA“ izvršena je simulacija u LTspiceu za logičke sklopove temeljene na memristorima i prikazani su svi korišteni SPICE modeli memristora te je na kraju izведен zaključak.

1.1 Zadatak završnog rada

Opisati osnovna svojstva memristora. Napisati pregled stanja tehnike u području dizajna logičkih sklopova temeljenih na memristorima. Na temelju provedene analize stanja tehnike, korištenjem dostupnih SPICE modela memristora izraditi simulacijski model osnovnih logičkih sklopova u izvedbi s memristorom.

2. MEMRISTOR

2.1. Načelo rada memristora

Memristor ili memorijski otpor je elektronička komponenta strujnog kruga koja služi za ograničavanje ili upravljanje tokom električne struje. Otpor memristora znatno ovisi o struji koja protječe, odnosno polaritetu i iznosu struje, kao i vremenu trajanja samog protjecanja. Memristor „pamti“ iznos tako što se vrijednost otpora nakon isključenja zadržava na njemu.

Memristore prema istraživanju Leona Chuae ubrajamo u nelinearne, pasivne, dvopolne elemente strujnog kruga koji povezuju električni naboj i magnetski tok. Dvopolne komponente kojima petlje histereze prolaze kroz ishodište koordinatnog sustava u strujno-naponskoj domeni i koje mogu biti pobuđene bilo kojim naponskim ili strujnim izvorom, ali u prisutnosti ne smiju biti istosmjerne komponente, nazivamo memristorima.

Najjednostavniji tip memristora je idealni memristor, a konstitutivna relacija glasi:

$$\varphi \triangleq \varphi(0) + \int_0^q R(q)dq \triangleq \hat{R}q \quad (1)$$

IDEALNI MEMRISTOR	Strujno upravljan $v = R(q)i$ $\frac{dq}{dt} = i$	Naponom upravljan $i = G(\varphi)u$ $\frac{d\varphi}{dt} = v$
----------------------	---	---

Slika 2.1.. Relacije za naponski i strujno upravljane memristore. [1]

U analizi električnih krugova postoje četiri osnovne veličine: napon (U), struja (I), magnetski tok (φ) i naboj (q). Dalnjim istraživanjem otkrivene su relacije koje povezuju osnovne veličine, a među njima su dvije koje definiraju naboj i magnetski tok kao vremenski promjenjive veličine:

$$q(t) = \int_{-\infty}^t i(r)dr = q_0 + \int_0^t i(r)dr, \quad (2)$$

$$\varphi(t) = \int_{-\infty}^t u(r)dr = \varphi_0 + \int_0^t v(r)dr, \quad (3)$$

gdje φ_0 i q_0 predstavljaju početne vrijednosti kada je $t = 0$. Ostale jednadžbe su dane kao implicitne jednadžbe i opisuju konstitutivne zakone osnovnih i nelinearnih elemenata strujnog kruga, te za njih vrijedi:

$$f_R(u, i) = 0, \text{ za kapacitet } R, \quad (4)$$

$$f_C(u, q) = 0, \text{ za kapacitet } C, \quad (5)$$

$$f_L(\varphi, i) = 0, \text{ za kapacitet } L, \quad (6)$$

Za memristor kod kojega su njegove strujno – naponske karakteristike nelinearne možemo reći da je ponaša kao nelinearni otpor. Razlika memristora i otpora je u tome što memristor ima promjenjiva dinamička svojstva i zbog mogućnosti primjene u memorijama. Promjenom određenog napona na memristoru u jednom vremenskom intervalu, kroz memristor će proći određena količina naboja. Za memristor koji se može prikazati sljedećom jednadžbom kažemo da je kontroliran nabojem:

$$v = M(q(t)) * i(t), \quad (7)$$

$$M(q) = \frac{d\varphi(q)}{dq}, \quad (8)$$

gdje je:

- $M(q)$ – memorijski otpor u određenom vremenu
- dq – promjena elektroničkog naboja
- $d\varphi(q)$ – promjena magnetskog toka
- $G(\varphi)$ - memvodljivost


Također možemo reći za struju memristora kontroliranog magnetskim tokom da je opisana izrazom:

$$i(t) = G(\varphi(t))u(t), \quad (9)$$

$$G(\varphi) = \frac{d_q(\varphi)}{d\varphi}. \quad (10)$$

Primjenjujući ove jednadžbe dokazano je da memristor ovisi o trenutnim vrijednostima, a iz tog zaključujemo da se na njega može primijeniti Ohmov zakon. Vrijednost vodljivosti se uzima u bilo kojem trenutku t_0 , ali ovisi o svim trenutcima prije koje možemo zapisati pomoću integrala struje ili napona memristora, a granice integrala su od $t = -\infty$ do $t = t_0$.

Kada su definirani parametri struje i napona u određenom trenutku t , tada se memristor ponaša kao linearni vremenski promjenjiv otpornik. Memristor će se ponašati kao vremenski nepromjenjiv otpornik samo u specijalnim slučajevima, a to je slučaj kada je njegova karakteristika u $\varphi - q$ ravnini ravna linija, što znači da je $M(q) = R$, odnosno $G(\varphi) = G$.



Slika 2.2. Simbol memristora

Memristor se predstavljen kao pasivan element, samo u slučaju kada je njegov otpor pozitivan, što znači $M(q) \geq 0$. Dokaz je snaga koja se disipira na memristoru i dana je izrazom:

$$p(t) = v(t)i(t) = M(q(t))[i(t)]^2. \quad (11)$$


Ukoliko postoji točka q_0 za koju vrijedi da je $M(q) < 0$, slijedi da diferencijabilnost $\varphi - q$ krivulje implicira da postoji $e > 0$ pri čemu je $M(q_0 + \Delta q) < 0$, $|\Delta q| < e$. Nakon toga memristoru dovodimo struju i s iznosom 0 za $t \leq t'$ pa naboј u trenutku t iznosi: $q(t) = q_0 + \Delta q(t)$ za $t \geq t_0 \geq t'$ gdje je $|\Delta q(t)| < e$.

$$\int_{-\infty}^t p(r)dr < 0, \quad (12)$$

za određenu veličinu t , te na taj način memristor postane aktivran.

2.3. Model memristora

Memristor je elektronička komponenta izrađena od dvije metalne vodljive plohe između kojih se nalazi tanki sloj titanijevog oksida (TiO_2) koji djeluje kao poluvodič. Komponenta je podijeljena na dva dijela: zasićeni i nezasićeni. U zasićenom dijelu se nalazi više nečistoća, za razliku od nezasićenog dijela.



Slika 2.3. Prikaz modela memristora. [2]

D predstavlja ukupnu duljinu komponente, a s W je označena širina zasićenog dijela memristora. Zasićeni dio ima manju otpornost u odnosu na nezasićeni dio. Varijabla stanja, a time i cijelokupan otpor sklopa se može promijeniti izmjenom vanjskog napona $U(t)$. Na otpor memristora utječe i smjer struje. Jedan smjer protjecanja struje može uvećati otpor memristora do njegove maksimalne vrijednosti R_{max} , a drugi smjer će povećati odnos W/D , što će dovesti do smanjivanja otpora memristora do R_{min} .


$$R(x) = R_M \frac{w}{D} + R_{NZ} \left(1 - \frac{w}{D}\right), \quad \frac{w}{D} \in \langle 0, 1 \rangle, \quad (13)$$

gdje je:

- R_Z – otpor koji predstavlja zasićeni dio memristora
- R_M – otpor koji predstavlja ukupni otpor memristora
- R_{NZ} – otpor koji predstavlja nezasićeni dio memristora
- W/D – odnos širine zasićenog dijela (W) i ukupne širine memristora (D)

2.4. I-U karakteristika memristora

Prikaz grafa na slici 2.4. je I-U karakteristika memristora priključenog na izmjenični sinusni izvor napona. Amplituda napona iznosi $1V$. Na slici je također prikazano kako se karakteristika mijenja s promjenom frekvencije. Prikazana su tri slučaja promjene frekvencije, u prvom slučaju je frekvencija povećana pet puta u odnosu na prvi slučaj, a u trećem deset puta.



Slika 2.5. Prikaz strujno naponska karakteristika memristora [3]

Povećanjem napona, povećava se i struja. S povećanjem struje dolazi do smanjenja otpora i struja raste do svog maksimuma. Smanjenjem napona, struja se brže smanjuje jer naboј i dalje prolazi, što rezultira padom vrijednosti otpora. Kada napon postane negativan i dosegne maksimalnu vrijednost, ponovnim povećanjem napona otpor će se povećati. Na grafu se može uočiti petlja histereze koja s porastom frekvencije nestaje. Iz grafa također zaključujemo da ukoliko je napon na memristoru nula, i struja će biti jednaka nuli te memristor zadržava prethodni otpor koji je imao prije isključenja napona.

2.4. Primjena memristora

Memristor je novootkriveni element koji se još ne nalazi u masovnoj primjeni. Najveća uporaba bi se trebala otkriti u memoriji. Komponenta ima nekoliko prednosti nad tranzistorskim memorijom. Bitne razlike memristora i tranzistora su u tome što memristor može pohraniti podatke bez izvora napajanja. Također jedna od bitnih prednosti memristora je jako mala dimenzija vodova i sklopki. Memristor omogućuje pohranu velike količine memorije na malom prostoru i to na način višeslojnog slaganja rešetki memristora.


3. LOGIČKI SKLOPOVI U IZVEDBI S MEMRISTORIMA

Logički sklopovi obavljaju logičke operacije. Osnovne logičke operacije od kojih se sastoje svi složeni sklopovi su: NOT, AND, NAND, OR i NOR.

Logički sklopovi opisani u ovom radu temelje se na primjeni memristora i CMOS invertora. Logički sklopovi OR i AND se temelje isključivo na memristorima, a CMOS invertori služe za implementaciju preostalih logičkih sklopova i prilagodbu naponskih razina. Logički sklopovi se najčešće sastoje od dva memristora koji se spajaju na izvore napajanja različitih vrijednosti. Logičko stanje se zabilježava kao visoki ili niski otpor izlaznog napona memristora koji u konačnici određuje naponsku razinu izlaznog signala. NOR i NAND logički sklopovi su kreirani pomoću AND i OR logičkih sklopova u spoju sa CMOS invertorom koji služi kao NOT logički sklop.

3.1. NOT logički sklop

Logički sklop NOT (*NE*) izvršava logičku operaciju negacije. Uključuje jedan operand i jedan operator. Operator NOT se označava sa simbolima: \sim , $-$ ili $'$.




Slika 3.1. Simbol logičkog sklopa NOT.

Tablica 3.1. Tablica stanja logičke operacije NOT:

p	$\neg p$
1	0
0	1

Izvođenje NOT logičkog sklopa s memristorima nije moguće MRL (MEMRISTOR RATIOED LOGIC) logikom i zbog toga se izvodi pomoću CMOS logike. Sklop se sastoji od dva MOSFET-a s kratko spojenim upravljačkim elektrodama i odvodima. U kombinaciji sa MLR logičkim operacijama AND i OR, mogu se kreirati logički sklopovi NAND i NOR.



Slika 3.2. NOT logički sklop izveden pomoću CMOS logike. [4]

3.2. AND logički sklop

Logički sklop AND (\wedge) predstavlja binarnu operaciju s dva operanda i jednim operatorom. Zadatak mu je da vrati istinu samo ako su obadvije izjave istinite. Simboli logičke operacije AND su: \wedge ili \bullet .




Slika 3.3. Simbol logičkog sklopa AND.

Tablica 3.2. Tablica stanja logičke operacije AND:

A	B	$A \bullet B$
0	0	0
0	1	0
1	0	0
1	1	1

Logički sklop AND u izradi s memristorima se sastoji od dva memristora koji predstavljaju ulaze. Na svaki memristor se spaja izvor napajanja, a izlaz se određuje nakon konačne promjene otpora na memristorima. Kod AND logičkog sklopa nema promjene polariteta memristora.



Slika 3.4. AND logički sklop s memristorima. [5]

3.3. NAND logički sklop

Logički sklop NAND (NI) predstavlja binarnu negiranu operaciju AND. Također kao i AND se sastoji od dva operanda i jednog operatora, ali razlika je u negaciji na kraju. Simbol logičke operacije je: \overline{AB} .




Slika 3.5. Simbol logičkog sklopa NAND.

Tablica 3.3. Tablica stanja logičke operacije NAND:

A	B	\overline{AB}
0	0	1
0	1	1
1	0	1
1	1	0


Logički sklop NAND u izradi s memristorima se sastoji od MLR logičkog sklopa AND u kombinaciji sa CMOS logikom. Isto kao i kod AND logičkog sklopa, memristori su spojeni na zasebne izvore napajanja.



Slika 3.6. NAND logički sklop s memristorima i CMOS logikom. [5]

3.4. OR logički sklop

Logički sklop OR (*ILI*) predstavlja binarnu operaciju s dva operanda i jednim operatorom. Zadatak mu je da vrati istinu ako je barem jedna izjava istina. Simboli logičke operacije OR su: \vee , \cup ili $+$.




Slika 3.7. Simbol logičkog sklopa OR.

Tablica 3.4. Tablica stanja logičke operacije OR:

A	B	A + B
0	0	0
0	1	1
1	0	1
1	1	1


Logički sklop OR u izradi s memristorima se također sastoji od dva ulazna memristora koji su spojeni na izore napajanja. Kao i kod AND logičkog sklopa nakon promjene otpora na memristorima se mjeri izlaz. Memristori su spojeni sa negativnim polaritetima na izvore.



Slika 3.8. OR logički sklop s memristorima. [5]

3.5. NOR logički sklop

Logički sklop NOR (*NILI*) predstavlja negiranu binarnu operaciju OR. Sastoji se od dva operanda, jednog operatora i negacije na kraju. Simboli logičke operacije NOR je $\overline{A+B}$




Slika 3.9. Simbol logičkog sklopa NOR.

Tablica 3.5. Tablica stanja logičke operacije NOR:

A	B	\overline{AB}
0	0	1
0	1	0
1	0	0
1	1	0

Logički sklop NOR u izradi s memristorima se sastoji od MLR logičkog sklopa OR u kombinaciji sa CMOS logikom.



Slika 3.10. NOR logički sklop s memristorima. [5]

4. REZULTATI SIMULACIJE LOGIČKIH SKLOPOVA TEMELJENIH NA MEMRISTORIMA

Simulacije su rađene u programu LTspice koji je korišten za potrebe logičkih sklopova temeljenih na memristorima. LTspice je program koji omogućuje kreiranje vlastitih elemenata i shema te prikaz svih valnih oblika signala.


Program sadrži sučelja za sve osnovne aktivne i pasivne električne komponente (otpori, kapaciteti, induktiviteti, operacijska pojačala, tranzistori itd.). U programu se nalaze i osnovne logičke komponente, ali program nije prilagođen za rješavanje složenijih logičkih krugova.

NOT logički sklop je objašnjen pomoću CMOS logike koja se koristi i za kreiranje NAND i NOR logičkih sklopova. Napon napajanja MOSFET-a V_{DD} iznosi 5V. [6]


U simulaciji je korišten model memristora jinxiang, koji se temelji na kodu u PRILOGU. Na ulazne vrijednosti memristora su postavljeni izvori pravokutnog napona s naponom 0-5V za sve logičke sklopove. Za primjere logičkih sklopova su korištena dva ulazna izvora sa već navedenim naponima i parametrima:

1. Vrijeme kašnjenja brida: 5ns, vrijeme rasta brida: 5ns, vrijeme impulsa: 40ms i trajanje periode: 80ms
2. Vrijeme kašnjenja brida: 5ns, vrijeme rasta brida: 5ns, vrijeme impulsa: 20ms i trajanje periode: 40ms

4.1. Simulacija NOT logičkog sklopa




Slika 4.1. Shema NOT logičkog sklopa u izvedbi s CMOS logikom.




Slika 4.2. Rezultat simulacije NOT logičkog sklopa.

NOT logički sklop je invertirajući logički sklop, za koji je već ranije prikazana tablica stanja ulaza/izlaza. Tablicu stanja potvrđuje navedeni valni oblik sa slike 4.2. Za NOT logički sklop je korišten samo jedan ulazni napon jer sklop služi za invertiranje samo jedne vrijednosti u svom izvornom obliku.

4.2. Simulacija AND logičkog sklopa




Slika 4.3. Shema AND logičkog sklopa s memristorima.




Slika 4.4. Rezultat simulacije AND logičkog sklopa s memristorima.

AND logički sklop je sklop koji na izlazu daje stanje logičke „1“ samo u slučaju kada su obje vrijednosti ulaza „1“, što potvrđuje rezultat simulacije sa slike 4.4. Kako bi se ostvarila funkcionalnost logičkog sklopa potrebno je postaviti vrijednost parametra R_{OFF} na vrijednost 14000Ω i parametra R_{ON} na vrijednost 300Ω .

4.3. Simulacija NAND logičkog sklopa




Slika 4.5. Shema NAND logičkog sklopa s memristorima.




Slika 4.6. Rezultat simulacije NAND logičkog sklopa s memristorima.

NAND logički sklop je inverzna vrijednost AND logičkog sklopa. Iz grafa sa slike 4.6. se može vidjeti kako se rezultati slažu sa tablicom stanja NAND logičkog sklopa. Kako bi se ostvarila funkcionalnost logičkog sklopa potrebno je postaviti vrijednost parametra R_{OFF} na vrijednost od 14000Ω , a vrijednost R_{ON} na vrijednost 300Ω .

4.4. Simulacija OR logičkog sklopa




Slika 4.7. Shema OR logičkog sklopa s memristorima.




Slika 4.8. Rezultat simulacije OR logičkog sklopa s memristorima.

OR logički sklop je sklop koji samo u slučaju kada su vrijednosti ulaza „0“ na izlazu će dati vrijednost „0“. Potrebno je da bilo koji od ulaza ima vrijednost „1“ kako bi izlaz imao istu vrijednost, kao što je prikazano grafom sa slike 4.8. Kako bi se ostvarila funkcionalnost logičkog sklopa potrebno je postaviti vrijednost parametra R_{OFF} na vrijednost od 15000Ω i vrijednost R_{ON} na 360Ω . Iz grafa se može uočiti pogreška na izlazu zbog prijelaznog dijela ulaznih vrijednosti.

4.5. Simulacija NOR logičkog sklopa



Slika 4.9. Shema NOR logičkog sklopa s memristorima.



Slika 4.10. Rezultat simulacije NOR logičkog sklopa s memristorima.

NOR logički sklop je inverzna vrijednost OR logičkog sklopa. Iz grafa sa slike 4.10. može se vidjeti da se rezultati slažu sa tablicom stanja OR logičkog sklopa. Kako bi se ostvarila funkcionalnost logičkog sklopa potrebno je postaviti vrijednost parametra R_{OFF} na vrijednost od 15000Ω i vrijednost R_{ON} na 300Ω .

ZAKLJUČAK

Analizom svojstava memristora kao i primjene memristora dolazi se do zaključka kako memristori zapravo predstavljaju veliko otkriće u elektrotehnici. Značajna prednost memristora nad ostalim komponentama je svojstvo pamćenja. Zbog svog svojstva pamćenja najčešće su korišteni u samoj memoriji, kao i u izradi logičkih sklopova koji su opisani u ovom završnom radu.

U simulaciji koja je izrađena u programu LTspiceu prikazano je kako pomoću memristora MLR logikom i CMOS logikom se mogu kreirati osnovni logički sklopovi. Kreiranjem logičkih sklopova pomoću memristora uočava se kako se promjenom polariteta memristora zapravo dobije potpuno drugi logički sklop. Isto tako dodavanjem ili oduzimanjem CMOS logike također kreiramo novi logički sklop. Sama izrada logičkih sklopova temeljenih na memristorima najviše je usmjerena na određivanje polariteta. Prilikom simulacije uočena je nesavršenost tehnologije na izlaznim vrijednostima. Na simulaciji logičkog sklopa OR može se uočiti pogreška samo u jednom dijelu grafa zbog nesavršenosti elektroničkih komponenata na prijelaznom stanju.

LITERATURA

- [1] Leon. Chua, Everything You Wish to Know About Memristors But Are Afraid to Ask, RADIOENGINEERING, 2015.
- [2] S. Bagheri Shouraki, F. Merrikh-Bayat, „Memristor-based circuits for performing basic arithmetic operations“, WCIT, 2010
- [3] Roberto Marani, Gennaro Gelao, Anna Gina Perri „A review on memristor applications“, 2015.
- [4] Xiaohan Yang, Adedotun Adeyemo, Anu Bala, Abusaleh Jabir „Novel Techniques for Memristive Multifunction Logic Design“
- [5] Shahar Kvatinsky, Nimrod Wald, Guy Satat, Avinoam Kolodny, and Uri C. Weiser „MRL – Memristor Ratioed Logic“
- [6] *Europractice*, URL: <https://europractice-ic.com/mpw-prototyping/asics/tsmc/> (pristup: 17.09.2021.)

PRILOZI

.SUBCKT mem_jinxiang plus minus

.param ron = 100

.param roff = 16000

.param rinit = 28000

.param d = 40E-9

.param uv = 10E-15

.param p = 7

.param x0 = 0.076

.param j = 3

.param a = 0.5

* DIFFERENTIAL EQUATION MODELING *

Gx 0 x value={I(Emem)*uv*ron/d**2*f(V(x),I(Emem),p)}

Cx x 0 1 IC={(roff-rinit)/(roff-ron)}

Raux x 0 1000000

* RESISTIVE PORT OF THE MEMRISTOR *

Emem plus aux value={-I(Emem)*V(x)*(roff-ron)}

```
roff aux minus {roff}
```

```
*****
```

```
* FLUX COMPUTATION *
```

```
*****
```

```
Eflux flux 0 value={SDT(V(plus,minus))}
```

```
*****
```

```
* CHARGE COMPUTATION *
```

```
*****
```

```
Echarge charge 0 value={SDT(I(Emem))}
```

```
*****
```

```
* WINDOW FUNCTIONS
```

```
* FOR NONLINEAR DRIFT MODELING *
```

```
*****
```

```
* window function, according to Jinxiang
```

```
*.func f(x,p)={1-pow((V1-stp(-I1)),(2*p))}
```

```
.func f(x,i,p)=j*{1-pow((a*pow((x - stp(-i)),(2*p)) + (1 - a)),(p))}
```

```
.ENDS mem_jinxiang
```

SAŽETAK

U ovom završnom radu opisana su svojstva memristora te je prikazano na koji način se izrađuju osnovni logički sklopovi temeljeni na memristorima. Opisana je implementacija pojedinog logičkog sklopa te su prikazani rezultati simulacije ulaznih i izlaznih signala. Simulacija je rađena u programu LTspice. Prilikom izrade logičkih sklopova korišten je jinxiang model memristora.

KLJUČNE RIJEČI: memristor, logički sklopovi, rezultati simulacije

ABSTRACT

This final paper describes the properties of memristors and shows in which way basic logic circuits can be implemented using memristors. Implementation of each logic circuit is described and simulation results of input and output signals are visually presented. Simulation is made in a program named LTspice, whilst logic circuits are made using a Jinxiang memristor model.

KEY WORDS: memristor, logic gates, simulation results

ŽIVOTOPIS

Sanja Lacić rođena je 27. lipnja 1999. godine u Žepču. Osnovnu školu završava u Žepču, Bosna i Hercegovina, a potom upisuje Tehničko – obrtničku školu u Katoličkom školskom centru „Don Bosco“ u Žepču smjer „Tehničar za mehatroniku“ koju završava 2018. godine. Iste godine upisuje preddiplomski studij elektrotehnike na Fakultetu elektrotehnike, računarstva i informacijskih tehnologija u Osijeku, gdje se opredjeljuje za izborni blok „Komunikacije i informatika“.

Sanja Lacić