prikaz prve stranice dokumenta Snimanje i reprodukcija video signala uz podršku za više kamera zasnovano na FPGA
  Preuzmi
PDF 1.89 MB
diplomski rad
Snimanje i reprodukcija video signala uz podršku za više kamera zasnovano na FPGA
2018. urn:nbn:hr:200:429286
Vido, Ivan
Sveučilište Josipa Jurja Strossmayera u Osijeku
Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek
Zavod za komunikacije
Katedra za elektroniku i mikroelektroniku

Citirajte ovaj rad

Vido, I. (2018). Snimanje i reprodukcija video signala uz podršku za više kamera zasnovano na FPGA (Diplomski rad). Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:200:429286

Vido, Ivan. "Snimanje i reprodukcija video signala uz podršku za više kamera zasnovano na FPGA." Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, 2018. https://urn.nsk.hr/urn:nbn:hr:200:429286

Vido, Ivan. "Snimanje i reprodukcija video signala uz podršku za više kamera zasnovano na FPGA." Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, 2018. https://urn.nsk.hr/urn:nbn:hr:200:429286

Vido, I. (2018). 'Snimanje i reprodukcija video signala uz podršku za više kamera zasnovano na FPGA', Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, citirano: 22.11.2024., https://urn.nsk.hr/urn:nbn:hr:200:429286

Vido I. Snimanje i reprodukcija video signala uz podršku za više kamera zasnovano na FPGA [Diplomski rad]. Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek; 2018 [pristupljeno 22.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:200:429286

I. Vido, "Snimanje i reprodukcija video signala uz podršku za više kamera zasnovano na FPGA", Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, Osijek, 2018. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:200:429286

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:200:429286
Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.
Podaci o radu
NaslovSnimanje i reprodukcija video signala uz podršku za više kamera zasnovano na FPGA
Naslov (engleski)Recording and playback of video signals with support for multiple cameras based on FPGAs
AutorIvan Vido
MentorMarijan Herceg (mentor)
Član povjerenstvaMarijan Herceg (predsjednik povjerenstva)
Član povjerenstvaRatko Grbić (član povjerenstva)
Član povjerenstvaMario Vranješ (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište Josipa Jurja Strossmayera u Osijeku
Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek
(Zavod za komunikacije)
(Katedra za elektroniku i mikroelektroniku)
Osijek
Datum i država obrane2018-09-27, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Telekomunikacije i informatika
Sažetak
Zadatak ovog diplomskog rada je napraviti FPGA dizajn koji omogućava AMV Grabber ploči primanje i zapisivanje podataka s kamera, te slanje već snimljenog video sadržaja na izlazne portove. AMV Grabber ploča ima ulogu produžetka ADAS (engl. Advanced Driver Assistance System) uređaja, jer AMV Grabber omogućava lakši razvoj i testiranje ADAS algoritama. Dizajniranje je odrađeno u Xilinx®-ovom okruženju Vivado®, te su korišteni službeni IP blokovi koje regulira Xilinx®. Rješenje je razdvojeno na dva dijela, putanja snimanja i putanja reprodukcije iz razloga što nije bilo moguće putanju reprodukcije implementirati u kompletan projekt. Omogućeno je snimanje do devet kamera, iako hardverska ograničenja nisu dozvoljavala dovoljan protok podataka, usko grlo se pojavilo pri zapisivanju podataka na tvrdi disk. Putanja reprodukcije je razvijena zasebno i potvrda njene funkcionalnosti zahtijevala je pozamašna testiranja. Ispostavilo se da je slanje moguće, uz mali gubitak pet početnih okvira koje je nemoguće sačuvati jer su potrebni za sinkronizaciju blokova u dizajnu reprodukcije.
Sažetak (engleski)
The purpose of this master thesis is to create an FPGA design, which allows capturing data from cameras, and reproduction of already captured data to the output ports on AMV Grabber device. AMV Grabber device acts as an extension of ADAS (Advanced Driver Assistance Systems) which allows easier development and testing of ADAS algorithms. The design has been made in Vivavo® design suite by Xilinx®. For the purposes of the design official IPs have been used. Developed design is separated into two parts, input path, and output path, because output path was not possible to implement into the complete project. Input path is able to record with up to nine cameras, even though only theoretically. Actual capabilities were the recording with five cameras because there happened to be a data flow bottle neck when writing on the SSD drive, and no AMV Grabber device had all nine input ports functional. Output path was developed on its own, so the verification of requested behavior was extensive. The final result was successful reproduction of test data with first five frame loss, due to synchronization process of the IPs used in the output design.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:200:429286
Studijski programNaziv: Elektrotehnika; smjerovi: Komunikacije i informatika, Elektroenergetika
Smjer: Komunikacije i informatika
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike (mag.ing.el.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaOtvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Datum i vrijeme pohrane2018-10-04 15:47:46