Sveučilište Josipa Jurja Strossmayera u Osijeku Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek Zavod za programsko inženjerstvo
Citirajte ovaj rad
Sedlar, S. (2024). Virtualno sklopovlje za FPGA razvojni sustav (Završni rad). Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:200:770555
Sedlar, Stjepan. "Virtualno sklopovlje za FPGA razvojni sustav." Završni rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, 2024. https://urn.nsk.hr/urn:nbn:hr:200:770555
Sedlar, Stjepan. "Virtualno sklopovlje za FPGA razvojni sustav." Završni rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, 2024. https://urn.nsk.hr/urn:nbn:hr:200:770555
Sedlar, S. (2024). 'Virtualno sklopovlje za FPGA razvojni sustav', Završni rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, citirano: 06.12.2024., https://urn.nsk.hr/urn:nbn:hr:200:770555
Sedlar S. Virtualno sklopovlje za FPGA razvojni sustav [Završni rad]. Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek; 2024 [pristupljeno 06.12.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:200:770555
S. Sedlar, "Virtualno sklopovlje za FPGA razvojni sustav", Završni rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, Osijek, 2024. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:200:770555